


# SIGNALE


ANALOG

Wertekontinuierlich & Zeitkontinuierlich




ZEITDISKRET

Exakte Werte nur zu bestimmten Zeiten




WERTEDISKRET

zu jeder Zeit nur bestimmte Werte



DIGITAL

Nur bestimmte Werte zu bestimmten Zeiten



BITS

Ein Bit kann 2 Zustände annehmen  
n Bits können  $2^n$  Zustände beschreiben

LOGISCHE ZUSTÄNDE

(x) nicht definiert


→ HIGH (0,7V - 0,9V) Speisespannung  
 → LOW (0V - 0,15V) Masse

# LOGISCHE VERKNÜPFUNGEN

UND

Wenn beide Eingänge 1, dann Ausgang auch

$$Y = A \wedge B = A \cdot B$$




A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

ODER

Wenn einer der Eingänge 1, dann Ausgang auch


$$Y = A \vee B = A + B$$



A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

INVERTER

Der Eingang wird invertiert




A	Y
0	1
1	0

NAND

UND-Funktion wird invertiert

$$Y = \overline{A \wedge B} = \overline{A \cdot B}$$




A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR

ODER-Funktion wird invertiert

$$Y = \overline{A \vee B} = \overline{A + B}$$




A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

XOR

Ausgang 1, wenn genau einer der Eingänge 1

$$Y = A \oplus B$$




A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

XNOR

XOR-Funktion wird invertiert

$$Y = \overline{A \oplus B}$$




A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

# MOS-TRANSISTOREN

## TRANSISTOR


Steuerbarer Widerstand  
Elektronen / Löcher fließen von S nach D



$|V_{gs}| < |V_{th}|$ : kein Strom  
 $|V_{gs}| > |V_{th}|$ : Strom fließt

## NMOS-TRANSISTOREN


- Strom fließt in entgegengesetzter Richtung wie Ladungsträger



→ Bei Pull-Down Pfad

## PMOS

- Strom in gleicher Richtung wie Ladungsträger



→ Bei Pull-Up Pfad

## ZUSTÄNDE BESTIMMEN

Zu (leitet), wenn  $G \neq S$  → NMOS:  $G = 1$   
→ PMOS:  $G = 0$


offen (leitet nicht), wenn  $G = S$  → NMOS:  $G = 0$   
→ PMOS:  $G = 1$

NN (Unbestimmt), wenn vorheriger gesperrt

# CMOS-GATTER

## NICHT


Genau 1 NMOS & 1 CMOS




## NAND

PMOS parallel

NMOS in Serie



## NOR



PMOS in Serie

NMOS parallel

## PULL-UP ↔ PULL-DOWN

I Gleichung bestimmen (bei P-d invert.)

II Gleichung umkehren (+ ↔ • / A ↔  $\bar{A}$ )

III Neuer Pfad zeichnen ( $\begin{matrix} | \\ | \\ | \end{matrix}$  = UND /  $\begin{matrix} | & | \\ | & | \end{matrix}$  = ODER)

# ZEITVERZÖGERUNG


$$t_d = (t_{pHL} + t_{pLH}) / 2$$

$t_{pHL} / t_{pLH}$ : gemessen bei 50%

→ wie lange dauert es, bis das Signal vom Eingang beim Ausgang ist

$t_r / t_f$ : gemessen bei 10% & 90%

→ wie lange dauert der Aufstieg / Abstieg?



# BOOL'SCHE ALGEBRA

# DE MORGANSCHES GESETZE

# NORMALFORMEN

KOMMUTATIVITÄT:  $A \wedge B = B \wedge A$  /  $A \vee B = B \vee A$

ASSOZIATIVITÄT:  $(A \wedge B) \wedge C = A \wedge (B \wedge C)$   
 $(A \vee B) \vee C = A \vee (B \vee C)$

DISTRIBUTIVITÄT:  $(A \wedge B) \vee (A \wedge C) = A \wedge (B \vee C)$   
 $(A \vee B) \wedge (A \vee C) = A \vee (B \wedge C)$

NICHT-THEOREM:  $\overline{\overline{A}} = A$

NULL-THEOREM:  $A \wedge 0 = 0$  /  $A \vee 0 = A$

EINS-THEOREM:  $A \wedge 1 = A$  /  $A \vee 1 = 1$

IDEMPOTENZ:  $A \vee A = A$  /  $A \wedge A = A$

KOMPLEMENT:  $A \wedge \overline{A} = 0$  /  $A \vee \overline{A} = 1$




ADSORPTION:  $A \vee (\overline{A} \wedge B) = A \vee B$   
 $A \wedge (\overline{A} \vee B) = A \wedge B$

ABSORPTION:  $A \vee (A \wedge B) = A$   
 $A \wedge (A \vee B) = A$

NACHBARSCHAFTSGESETZE:  $(A \wedge B) \vee (\overline{A} \wedge B) = B$   
 $(A \vee B) \wedge (\overline{A} \vee B) = B$

$$\overline{A \wedge B \wedge C \wedge \dots} = \overline{A} \vee \overline{B} \vee \overline{C} \vee \dots$$

$$\overline{A \vee B \vee C \vee \dots} = \overline{A} \wedge \overline{B} \wedge \overline{C} \wedge \dots$$



## MINTERM

UND-Verknüpfung mit allen 0 invertiert  
 wird gebildet wenn Ausg. = 1

## MAXTERM

ODER-Verknüpfung mit allen 1 invertiert  
 wird gebildet, wenn Ausg. = 0

## DISJUNKTIVE NORMALFORM

ODER-Verknüpfung aller Minterme

## KONJUNKTIVE NORMALFORM

UND-Verknüpfung aller Maxterme

## KANONISCHE FORM

In jedem Min-/Maxterm kommt jede Variable ein Mal vor

## BINDUNGSREGELN

- I Klammern
- II Nicht
- III {UND, ODER, NAND, NOR} vor X

# KARNAUGH DIAGRAMME

## VEREINFACHUNG DNF

1er - Päckchen

Für jedes Päckchen Minimum mit  
gleich bleibenden Variablen

## VEREINFACHUNG KNF

0er - Päckchen

Für jedes Päckchen Maximum mit  
gleich bleibenden Variablen

Aber:  $V \leftrightarrow 1$   
 $\bar{A} \leftrightarrow A$  } austauschen

## DON'T CARE ZUSTÄNDE

Nicht gebrauchte Kombinationen.

Im Karnaugh-Diagramm = X  
↳ können als 0 & 1 benutzt werden

## HAZARDS

Wenn Päckchen sich berühren  
aber nicht schneiden

Lösung: Extra Päckchen (2 Gleichung) um  
den Berührungspunkt

# ZAHLENSYSTEME

DEZIMAL Basis: 10  
Notation:  $X_{(10)}$

HEXADEZIMAL Basis: 16  
Notation:  $X_{(16)}$  /  $0x...$

OKTAL Basis: 8  
Notation:  $X_{(8)}$  /  $0o...$

BINÄR Basis: 2  
Notation:  $X_{(2)}$  /  $0b$

## UMWANDLUNG

DEZ > 1 → ANDERE: i) Division durch Basis  
→ Rest von LSB aus eintragen

ii) Quotient wieder teilen

iii) Ende wenn Quotient = 0

DEZ < 1 → ANDERE: i) Mit Basis multiplizieren  
→ Abgerundetes Produkt von  
vorne eintragen

ii) Nachkommastellen mult.

iii) Ende wenn Produkt = ganz

HEX ↔ BINÄR: 4er-Päckchen (HEX) = 1 Stelle (BIN)

OCT ↔ BINÄR: 3er-Päckchen (OCT) = 1 Stelle (BIN)

## DUALZAHLEN

Um negative Binärzahlen  
darzustellen

POSITIV: Normale Binärzahl mit 0 als MSB

NEGATIV: Positives Äquivalent invertiert und  
+1 an LSB

ADDITION: Bitweise von rechts nach links  
Max +1 Bit vorne hinruffügen

SUBTRAKTION: Zu subtrahierende Zahl negieren  
und dann addieren

MULTIPLIKATION:  $b_3 b_2 b_1 b_0 \times a_3 a_2 a_1 a_0$

$$+ \left\{ \begin{array}{l} b_0(a_3 a_2 a_1 a_0) \\ b_1(a_3 a_2 a_1 a_0)0 \\ b_2(a_3 a_2 a_1 a_0)00 \\ b_3(a_3 a_2 a_1 a_0)000 \end{array} \right.$$

## CODES


BCD: Für jede Ziffer in DEZ. eine eigene  
Tetrade

GRAY: Es verändert sich immer nur  
eine Stelle

# RECHENSCHALTUNGEN

## MULTIPLEXER


Schaltet mehrere Eingänge auf einen Ausgang



$n$  Steuereingänge  $\rightarrow 2^n$  Datenpfade

## DEMULTIPLEXER


Schaltet einen Eingang auf mehrere Ausgänge




$n$  Steuereingänge  $\rightarrow 2^n$  Datenpfade

## ADDIERER

HALBADDIERER: Addiert 2 Bits



VOLLADDIERER: Addiert 3 Bits (= 2 HA in Serie)




## MEHRBIT-ADDIERER

Um Dualzahlen mit mehreren Bits zu addieren

NORMALFORM: Für jedes Bit eigene Gleichung

- ⊕ Schnell, da alle Bits auf einmal
- ⊖ Großen Schaltungsaufwand

RIPPLE-CARRY:




- ⊕ Geringerer Schaltungsaufwand
- ⊖ langsam  $\rightarrow$  Daten "rieseln" durch

CARRY-LOOKAHEAD: Kombiniert Vorteile von Normalform & Ripple Carry

$\rightarrow$  Ripple-Carry aber Überträge separat

## SUBTRAHIERER




wie Ripple-Carry

Invertieren durch XOR am Eingang  
+1 durch Volladdierer am Eingang

## MULTIPLIKATOR

über Basiszellen



Übertrag für nächste Stelle  
Summe für nächste Reihe

# LATCHES

# FLIPFLOPS


# TRANSMISSION GATES

## BASICS

Taktzustandgesteuert


## BASICS

Taktflankeengesteuert



→ Eingang am Ausgang sichtbar, wenn  $T=1$


## SR-LATCH



$$Q_{n+1} = \begin{cases} 1, & S=1, R=0 \\ 0, & R=1, S=0 \\ Q_n, & S=R=0 \end{cases}$$


Taktzustandgesteuert → verändert sich nur, wenn  $T=1$

## SR-FLIPFLOP




$$Q_{n+1} = (S \vee (\bar{R} \wedge Q_n))_n, (R = \bar{S} = 0 \ \& \ CLK = 0 \rightarrow 1)$$

## D-FLIPFLOP




$$Q_{n+1} = D_n, (CLK = 0 \rightarrow 1)$$

## D-FLIPFLOP IN CMOS




## D-LATCH



$$Q_{n+1} = \begin{cases} D, & \text{wenn } T=1 \\ Q_n, & \text{wenn } T=0 \end{cases}$$


VORTEIL ZU SR: Kein unerwünschter Zustand  $S=R=1$  möglich

## JK-FLIPFLOP



$$Q_{n+1} = (J \wedge \bar{Q}_n) \vee (\bar{K} \wedge Q_n), (CLK = 0 \rightarrow 1)$$

## T-FLIPFLOP



$$Q_{n+1} = \bar{Q}_n, (CLK = 0 \rightarrow 1)$$

siehe möglich mit zusätzl. Taktsteuerung

## DYNAMIK

$t_{pd}$ : Verzögerung zw. aktiver Taktflanke & Wirkung

$t_s$ : Wie lange Signal vor Taktflanke konstant


$t_h$ : Wie lange Signal nach Taktflanke konstant

$$MAX \text{ TAKTFREQUENZ: } \frac{1}{(t_{pd,ff1} + t_{pd,s} + t_{su,ff2})}$$

## MASTER-SLAVE FLIPFLOP

- liest ein bei  $CLK = 0 \rightarrow 1$

- gibt aus bei  $CLK = 1 \rightarrow 0$



# AUTOMATEN

## CHARAKTERISIERUNG

EINGABEALPHABET:  $X = \{x_1, x_2, \dots\}$

AUSGABEALPHABET:  $Y = \{y_1, y_2, \dots\}$

INTERNE ZUSTÄNDE:  $Z = \{z_1, z_2, \dots\}$

ANFANGSZUSTAND:  $z_0 \in Z$

ÜBERFÜHRUNGSFUNKTION:  $f_{c1}(x_n, z_n) \rightarrow z_{n+1}$

AUSGABEFUNKTION:  $f_{c2}(x_n, z_n) = Y_n$

## ENDLICHE AUTOMATEN

Mögliche  $X, Y, Z$

sind endlich & vorprogrammiert

## SYNCHRONE AUTOMATEN

Alle Flipflops haben das gleiche Clock

## SPEICHERELEMENTE

D-Flipflops

→ Weniger störungsauffällig als latches

→ Günstiger als JK- oder MS-Flipflop

## AUTOMATENTYPEN

ineinander umwandelbar

MEALY:  $Y$  hängt von  $X$  &  $Z$  ab.


MOORE:  $Y$  hängt nur von  $Z$  ab

→ Sonderfall vom Mealy-Automat

MEADOWSEW: Moore-Automat mit  $Y = Z$

## ZUSTANDSDIAGRAMME


MEALY:



Knoten = interne Zustände

Kanten = Zustandsübergänge mit Eing. & Ausg.

MOORE:



Knoten: interne Zustände mit Ausgängen

Kanten: Zustandsübergänge mit Eingängen

## ZUSTANDSFOLGETABELLE

$x_n$	$z_n$	$z_{n+1}$	$Y_n$
$\vdots$	$\vdots$	$\vdots$	$\vdots$

→  $2^{x+z}$  Zeilen

→  $x+z+Y$  Spalten

## AUTOMATENSYNTHESE

i) Zustände bestimmen

$n$  Flipflops →  $2^n$  Zustände

ii) Eingänge / Ausgänge / Zustände kodieren

$n$  Bits →  $2^n$  E/A/Z

iii) Zustandsdiagramm zeichnen

Zustandsfolgetabelle aufstellen

KV-Diagramm & Gleichungen bestimmen

iv) Schaltplan zeichnen

## DYNAMISCHES VERHALTEN

MEALY: Änderung Eingang → sofort Änderung am Ausgang

MOORE: Änderung Eingang → erst bei nächster Taktflanke Änderung am Ausgang


## SYNCHRONISIERUNG EINGÄNGE

Fehlervermeidung


D-FF mit Automaten CLK an Eingänge

# FREQUENZTEILER

## OHNE ZÄHLER



=



$Q = \frac{CLK}{2^n}$  →  $Q = \text{Ausgangsfrequenz}$   
 →  $CLK = \text{Eingangsfrequenz}$   
 →  $n = \text{Anzahl Flipflops}$


## MIT ZÄHLER

$$Q = \frac{CLK}{2^{(n-k+1)}}$$


→  $Q = \text{Ausgangsfrequenz}$   
 →  $CLK = \text{Eingangsfrequenz}$   
 →  $k = \text{Zahl, bei der angefangen wird}$   
 →  $n = \text{Zahl, bis zu der gezählt wird}$

# ZÄHLER

## ASYNCHRONZÄHLER



Zählt bis  $2^u$  ( $u = \# \text{Flipflops}$ )



## ZEITVERZÖGERUNG

Summieren sich

$$f_{max} = \frac{1}{\sum t_{pd, FF_i}} \quad (\text{damit kein Fehler})$$

## SYNCHRONZÄHLER

≙ Medwedjew Automat

Alle Flipflops mit dem gleichen CLK verbunden  
 $Z_{n+1}$  durch kombinatorische Schaltung

## SYNTHESE


normal wie bei Automaten

JK-FLIPFLOP: Packden für  $Q$  &  $\bar{Q}$

$$Q_{n+1} = (J_i \wedge \bar{Q}_i) \vee (\bar{K}_i \wedge Q_i)$$

## MODULO-N-ZÄHLER


Aufangs- & Endzustand einstellbar



① Rücksetzrstand einstellen mit INV  
 (= letzte gewünschte Zahl + 1)  
 → Wenn erreicht  $Y=1$

② Anfangszustand einstellen mit S & R  
 → 1 gewünscht:  $S=Y=1$   
 → 0 gewünscht:  $R=Y=1$

## RÜCKWÄRTS-ZÄHLER



$R=0$ : + (Vorwärts)  
 $R=1$ : - (Rückwärts)




# SPEICHER

## SCHIEBEREGISTER

Daten werden seriell eingelesen & sind dann parallel abrufbar

# Flipflops = # gespeicherte Bits



↳ Teuer und Platzintensiv

## SPEICHERMEDIEN

MAGNETBAND: Speicherkapazität > 100 TByte  
Zugriffzeit ~ 3 min

PLATTENLAUFWERK: Speicherkapazität ~ TB  
Zugriffzeit ~  $\mu$ s

FLASH: Speicherkapazität ~ 2 TB  
Zugriffzeit ~  $\mu$ s Bereich


DRAM: Speicherkapazität = 8 GB  
Zugriffzeit = 5 ns

## FLÜCHTIGE SPEICHER

Speichert nur, wenn eine Spannung anliegt.

### SRAM

Static random access memory




zelle wählen  
Adresse

Bit	$\overline{\text{Bit}}$	
1	1	→ lesen
0	1	→ 0 schreiben
1	0	→ 1 schreiben

### DRAM

Dynamic random access memory



zelle wählen  
Adresse

gesetzt	→ schreiben
nicht gesetzt	→ lesen


→ Daten werden periodisch aufgefrischt  
↳ längere Zugriffszeit als SRAM

## NICHT FLÜCHTIGE SPEICHER

Speichert auch ohne angelegte Spannung

### ROM


Read only memory



→ Wird zur Herstellungszeit programmiert

### PROM

Programmierbares ROM



### EPROM

Erasable PROM

